PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-284843

(43)Date of publication of application: 13.10.2000

(51)Int.CI.

GO5F 3/26

3/155 H02M

(21)Application number: 11-092677

(71)Applicant: FUJI ELECTRIC CO LTD

(22)Date of filing:

31.03.1999

(72)Inventor: MIZOE KIMIYOSHI

SEKINE KEITARO

SHIROICHI KOJI **HYOGO AKIRA**


(54) SERIES REGULATOR POWER SOURCE CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a series regulator power source circuit to suppress or reduce cost up of a system, with high stability in operation and

high performance.

SOLUTION: This power source circuit is constituted by providing a buffer circuit 6 in which difference between the maximum outputted voltage and inputted voltage VIN of an operational amplifier circuit 1 is within 0.3 V and outputted resistance becomes low at an output stage in the operational amplifier circuit 1 to input reference voltage Vref from a reference voltage circuit 2 and voltage obtained by dividing outputted voltage VOUT from a voltage dividing circuit 3, to control an output control transistor MO of a PMOS-FET (P channel metal oxide semiconductor field effect transistor) by an output signal and to output the stabilized outputted voltage VOUT to an output terminal 5. Thus, operation at low voltage is enabled, the operation is stabilized and use of an output capacitor C with small capacitance is enabled.



LEGAL STATUS

[Date of request for examination]

11.08.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-284843 (P2000-284843A)

(43)公開日 平成12年10月13日(2000.10.13)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

G05F 3/26

H02M

3/155

3/26 G05F

5H420

H 0 2 M 3/155

5H730

審査請求 未請求 請求項の数8 OL (全 12 頁)

(21)出願番号

特顧平11-92677

(22)出願日

平成11年3月31日(1999.3.31)

特許法第30条第1項適用申請有り 1999年1月20日 社 団法人電子情報通信学会発行の「電子情報通信学会技術 研究報告 信学技報 vol. 98 No. 514」に発表

(71) 出願人 000005234

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72)発明者 三添 公義

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(72)発明者 関根 慶太郎

千葉県野田市山崎2641 東京理科大学内

(72)発明者 代市 幸司

千葉県野田市山崎2641 東京理科大学内

(74)代理人 100092152

弁理士 服部 毅巌


最終頁に続く

(54)【発明の名称】 シリーズレギュレータ電源回路

(57)【要約】

システムのコストアップを抑制あるいは軽減 し、動作的に安定性が髙く、髙性能なシリーズレギュレ 一タ電源回路を提供することを目的とする。

【解決手段】 基準電圧回路2から基準電圧Vrefと分 圧回路3から出力電圧VOUTを分圧した電圧とを入力と し、出力信号でPMOS-FETの出力制御トランジス タMOを制御して出力端子5に安定化された出力電圧V OUTを出力する演算増幅回路1において、その出力段に 演算増幅回路1の最大出力電圧と入力電圧V_{IN}との差が O. 3 V 以内であって出力抵抗が低くなるパッファ回路 6を設けた。これにより、低電圧動作が可能になり、動 作が安定し、また、小容量の出力コンデンサCを使うこ とが可能になる。



【特許請求の範囲】

【請求項1】 入力電圧を制御して安定化された出力電圧を得るPMOSーFETの出力制御トランジスタと、前記出力電圧を分圧する分圧回路と、基準電圧を出力する基準電圧回路と、非反転入力に前記分圧回路によって分圧された電圧を入力し反転入力に前記基準電圧を入力し出力を前記出力制御トランジスタのゲートに接続した演算増幅回路とから構成されるシリーズレギュレータ電源回路において、

前記演算増幅回路は、前記出力制御トランジスタを駆動する出力段に、最大出力電圧と前記入力電圧との差を O. 3 V以内にするとともに出力抵抗を低くするためのパッファ回路を備えていることを特徴とするシリーズレギュレータ電源回路。

【請求項2】 前記バッファ回路は、PMOS-FETのトランジスタによる定電流源と、前記定電流源を負荷としたソースフォロアの構成をとるPMOS-FETのトランジスタとで構成したことを特徴とする請求項1記載のシリーズレギュレータ電源回路。

【請求項3】 前記演算増幅回路は、差動段の電流源回路を、出力抵抗が高く最小動作電圧がMOSトランジスタの最小飽和電圧の2倍以下となるカレントミラー回路で構成したことを特徴とする請求項1記載のシリーズレギュレータ電源回路。

【請求項4】 前記カレントミラー回路は、ソースを前記演算増幅器の電源である入力に接続したPMOS-FETの第1のトランジスタと、ソースを前記第1のトランジスタと、ソートを前記第1のトランジスタのゲートに接続したPMOS-FETの第2のトランジスタと、ゲートにバイアス電圧を印加し、ドレインを前記第1および第2のトランジスタのゲートは続したPMOS-FETの第1および第2のトランジスタのゲートまるのトランジスタと、ゲートに前記バイアス電流源に接続したPMOS-FETの第加し、ドレインを前記第2のトランジスタのドレインに接続したアルインを前記第2のトランジスタのドレインに接続したアルインを前記差動段への電流出力としたPMOS-ドロインを前記差動段への電流出力としたPMOS-ドロインを前記差動段への電流出力としたPMOS-ドロ第4のトランジスタとで構成したことを特徴とする請求項3記載のシリーズレギュレータ電源回路。

【請求項5】 前記カレントミラー回路は、ソースを前記演算増幅器の電源である入力に接続し、ゲートおよびドレインを第1のパイアス電流源に接続したPMOSーFETの第1のトランジスタと、ソースを前記第1のトランジスタのゲートに接続し、ゲートを前記第1のトランジスタのゲートに接続したPMOSーFETの第2のトランジスタと、ソースを前記演算増幅器の電源である入力に接続し、ゲートおよびドレインを第2のパイアス電流源に接続したPMOSーFETの第3のトランジスタのゲートに接続し、ゲートを前記第3のトランジスタのゲートに接続し、ゲートを前記第3のトランジスタのゲートに接続し、ゲートを前記第3のトランジスタのゲートに接続し、ゲートを前記第3のトランジスタのゲートに接続し、ゲレインを前記差動段への電流出力としたPMOS

-FETの第4のトランジスタとで構成したことを特徴とする請求項3記載のシリーズレギュレータ電源回路。

【請求項6】 前記カレントミラー回路は、ソースを前 記演算増幅器の電源である入力に接続し、ドレインをバ イアス電流源に接続したPMOS-FETの第1のトラ ンジスタと、ゲートを前記第1のトランジスタのゲート に接続し、ソースを前記演算増幅器の電源である入力に 接続し、ドレインを前配差動段への電流出力としたPM OS-FETの第2のトランジスタと、ソースを前記演 算増幅器の電源である入力に接続し、ゲートおよびドレ インを前記第1および第2のトランジスタのゲートに接 続したPMOS-FETの第3のトランジスタと、ゲー トを前記第2のトランジスタのドレインに接続し、ソー スを前記第1のトランジスタのドレインに接続し、ドレ インを前記第1および第2のトランジスタのゲートに接 続したNMOS-FETの第4のトランジスタとで構成 したことを特徴とする請求項3記載のシリーズレギュレ 一タ雷源回路。

【請求項7】 前記演算増幅回路は、前記差動段の次の 増幅段を、定電流源と、前記定電流源を負荷とするカス コード増幅回路とで構成したことを特徴とする請求項1 記載のシリーズレギュレータ電源回路。

【請求項8】 前記増幅段は、ゲートを前記差動段の出力に接続し、ソースをグランドに接続したNMOSーFETの第1のトランジスタと、ゲートを前記基準電圧を入力する前記差動段の非反転入力に接続し、ドレインを前記パッファ回路への入力として前記第1のトランジスタのドレインに接続し、ドレインをのようンジスタと、ソースを前記演算増幅器の電源である入力に接続して前記カスコード増幅回路の前記定電流源を構成するPMOSーFETの第3のトランジスタとで構成したことを特徴とする請求項7記載のシリーズレギュレータ電源回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はシリーズレギュレータ電源回路に関し、特に小型化、低電圧化された電子機器および半導体集積回路に電源を供給するシリーズレギュレータ電源回路に関する。

[0002]

【従来の技術】近年、回路の小型化、低電圧化が進み、回路に電源を供給する電源回路にも小型化、低電圧化が要求されてきている。電源回路には、スイッチングレギュレータ方式があるが、現在の主流はスイッチングレギュレータ方式である。しかし、スイッチングレギュレータ方式は、その原理動作上スイッチングノイズが不可避的に発生するため、信頼性が要求される回路にはシリーズレギュレータが用いられ

ている。

【0003】図8は従来のシリーズレギュレータ電源回路の一例を示す図である。このシリーズレギュレータ電源回路は、差動入力を有する演算増幅回路1と、この演算増幅回路1によって制御される出力制御トランジスタM100と、基準電圧Vrefを発生する基準電圧回路2と、出力電圧変動を検出するための分圧回路3とから構成されている。

【〇〇〇4】演算増幅回路1は、八つのトランジスタM 101~M108を有し、PMOSーFET (P-channe 1 Metal Oxide Semiconductor Field Effect Transisto r)のトランジスタM101, M102およびNMOS ーFET (N-channel MetalOxide Semiconductor Field Effect Transistor)のトランジスタM108は、A級 動作の2段増幅回路を構成し、PMOSーFETのトランジスタM103, M104, M107およびNMOS ーFETのトランジスタM105, M106は、2段増 幅回路の各トランジスタM105, M106は、2段増 幅回路の各トランジスタに一定の電流を供給する定電流 源を構成している。また、2段目のトランジスタM10 8のゲート・ドレイン間には位相補償用のコンデンサC cおよび抵抗Rcが接続され、抵抗Rbiasは2段増幅回 路に供給するパイアス電流 I biasを発生させるためのも

【0005】PMOSーFETの出力制御トランジスタM100は、そのソースを非安定化の入力電圧VINに接続し、ゲートを演算増幅回路1の出力に接続し、ドレインをこのシリーズレギュレータ電源回路の出力端子に接続している。この出力端子は、負荷RLに接続され、安定化された出力電圧VOUTを供給する。

【0006】シリーズレギュレータ電源回路の出力端子に接続された分圧回路3は、二つの抵抗R1,R2で構成され、それらの接続点は、演算増幅回路1の一方の入力に接続されている。演算増幅回路1の他方の入力は、入力電圧VINから作られた基準電圧Vrefを供給する基準電圧回路2の出力に接続されている。

【0007】なお、シリーズレギュレータ電源回路の出力端子には、負荷RLとともにレギュレート動作を安定させる出力コンデンサCが接続されており、その出力コンデンサCの容量成分をCoとし、抵抗成分をESRとしている。

【0008】ここで、演算増幅回路1は、分圧回路3によって検出された出力電圧と基準電圧Vrefとを入力し、その差を増幅して出力制御トランジスタM100を制御し、出力電圧Voutを一定に制御する。

【0009】図9は従来のシリーズレギュレータ電源回路の別の例を示す図である。このシリーズレギュレータ電源回路は、演算増幅回路1として、NMOSーFETのトランジスタM111、M112からなる1段の差動増幅回路と、PMOSーFETのトランジスタM113、M114およびNMOSーFETのトランジスタM

115, M116からなる定電流源とで構成されている。また、出力制御トランジスタM100のゲートとドレインとの間には、位相補償用のコンデンサCcおよび抵抗Rcが接続されている。

【〇〇1〇】このシリーズレギュレータ電源回路においても同様に、演算増幅回路1は、分圧回路3によって検出された出力電圧と基準電圧Vrefとを入力し、その差を増幅して出力制御トランジスタMOを制御し、出力電圧Voutが一定になるように制御する。

[0011]

【発明が解決しようとする課題】以上の従来のシリーズレギュレータ電源回路においては、演算増幅回路の出力抵抗は高く、さらに低ドロップ出力を実現するため出力制御トランジスタにPMOS-FETを使用しており、出力負荷を含めると電圧増幅の形態となっている。そのため、レギュレート動作を安定させるには出力に接続するコンデンサを数μ F以上の容量のものを使用しなければならない。しかし、安定性を良くするためにコンデンサの容量を大きくするということは、レギュレータ電源回路全体のシステムのコストアップにつながるという問題が生じる。

【0012】また、図8のシリーズレギュレータ電源回路では、最大出力電流を増そうとすると出力制御トランジスタのサイズを大きくしなければならず、それによってゲート容量が増えることにより、位相補償の容量を増やしたり出力段のバイアス電流を増やして演算増幅回路自体の安定性を確保する必要がある。位相補償容量を増やした場合、チップ面積が増え、バイアス電流を増やした場合、消費電流の増加という問題が生じる。

【0013】さらに、図8のシリーズレギュレータ電源 回路の演算増幅回路において、差動段に電流を供給しているトランジスタM103, M104によるカレントミラー回路の出力抵抗は rdsであるとする。このカレントミラー回路の構成では、カレントミラー回路の最小・動作電圧がMOSトランジスタの最小飽和電圧となり、演算増幅回路の電源である入力電圧を低くできるが、出力が電圧の変動の影響を受け易い。差動段が電源変動によりに変動の影響を受け易い。差動段が電源変動によりにシリーズレギュレータ電源回路の出力電圧に入力電圧の変動の影響が出て、シリーズレギュレータ電源回路のリップル除去率が低下するという問題がある。

【0014】本発明はこのような点に鑑みてなされたものであり、システムのコストアップを抑制あるいは軽減し、動作的に安定性が高く、高性能なシリーズレギュレータ電源回路を提供することを目的とする。

【0015】また、本発明は、リップル除去率を改善したシリーズレギュレータ電源回路を提供することを目的とする。

[0016]

【課題を解決するための手段】本発明では上記問題を解決するために、入力電圧を制御して安定化された出力電圧を得るPMOS-FETの出力制御トランジスタと、前記出力電圧を分圧する分圧回路と、基準電圧を出力に向路と、非反転入力に前記分圧回路によりでは、非反転入力に前記基準電圧を入力し反転入力に前記基準電圧を入力し反転入力に前記基準電圧を入力し反転入力に前記基準電圧を入力し反転入力に前記基準電圧を入力して重要増幅回路とから構成されるシリーズレギュレータ電源回路において、前記演算増幅によい前記演算増幅によい前記は、前記出力制記によりで表するとともに出力をであるとともに出力を低くするためのバッファ回路を備えていることを特徴とするシリーズレギュレータ電源回路が提供される。

【0017】このようなシリーズレギュレータ電源回路によれば、演算増幅回路の出力段に最大出力電圧を入力電圧から0.3V差し引いた電圧以上にまで振ることができるパッファ回路を備えたことにより、演算増幅回路は、低ドロップ出力が可能になり、出力制御トランジスタを低出力抵抗で駆動することができるようになる。これにより、このシリーズレギュレータ電源回路の出力に接続する出力コンデンサの容量を小さくすることができるので、システムのコストアップを抑制することができるので、システムのコストアップを抑制することが可能になり、ゲート容量の大きい出力制御トランジスタでも位相補償容量を増やすことなく安定した制御動作を行うことができるようになる。

【0018】また、本発明によれば、演算増幅回路の差動段の電流源回路を、出力抵抗が高く最小動作電圧がMOSトランジスタの最小飽和電圧の2倍以下となるカレントミラー回路で構成したことを特徴とする。これにより、差動段の出力に電源電圧の変動に対する変動が生じにくくなり、リップル除去率を向上させることができる

【0019】さらに、本発明によれば、演算増幅回路の 差動段の次の増幅段を、定電流源と、この定電流源を負荷とするカスコード増幅回路とで構成したことを特徴とする。これにより、電源電圧の変動と差動段の出力の変動を等しくさせ、リップル除去率を向上させることができる。

[0020]

【発明の実施の形態】以下、本発明の実施の形態を図面を参照して詳細に説明する。図1は本発明によるシリーズレギュレータ電源回路の基本構成を示す図である。シリーズレギュレータ電源回路は、差動入力を有する演算増幅回路1と、この演算増幅回路1により制御されるPMOS-FETの出力制御トランジスタMOと、基準電圧Vrefを発生する基準電圧回路2と、出力電圧変動を検出するための分圧回路3とから構成されている。

【0021】分圧回路3は、シリーズレギュレータ電源 回路の出力端子5とグランドとの間に直列に接続された 二つの抵抗R1,R2から構成され、それらの接続点は 演算増幅回路1の非反転入力に接続される。演算増幅回路1の反転入力には、基準電圧回路2の出力が接続され、基準電圧Vrefが供給される。入力電圧VINが供給されるシリーズレギュレータ電源回路の入力端子4は、演算増幅回路1および基準電圧回路2の電源端子4は、演算増幅回路1および基準電圧回路2の電源端子4は、油力制御トランジスタMOのゲートは、演算増幅回路1の出力端子に接続され、ドレインは、分圧回路3および出力電圧Voutが出力されるシリーズレギュレータ電源回路の出力端子5に接続されている。この出力端子5には、負荷RLとレギュレート動作を安定させるための出カコンデンサCとが接続される。この出力コンデンサCとが接続される。この出力コンデンサCとが接続される。にが成分はESRで示してある。

【0022】ここで、演算増幅回路1の出力段には、バッファ回路6が設けられている。バッファ回路6は、PMOSーFETのトランジスタからなる定電流源を負荷としたPMOSーFETのトランジスタによるソースフォロアの構成にし、定電流源のトランジスタのドレインとソースフォロアのトランジスタのソースとの接続点を演算増幅回路1の出力としている。この演算増幅回路1の出力は、出力制御トランジスタMOのゲートに接続され、出力制御トランジスタMOは、バッファ回路6を介して制御されることになる。

【0023】次に、このシリーズレギュレータ電源回路についてさらに詳細に説明する。まず、シリーズレギュレータ電源回路の周波数特性に着目すると、周波数特性には、出カコンデンサCの容量Co、負荷RLおよび分割抵抗R1,R2で決まる極点周波数fp1と、出力制御トランジスタMOのゲート容量および演算増幅回路1の出力抵抗roで決まる極点周波数fp2と、出力コンデンサCの容量Coおよび等価直列抵抗ESRで決まる零点周波数fz1との主な極点および零点が存在する。三つの周波数のうち、極点周波数fp1が一番低くなるが、極点周波数fp2と零点周波数fp1が一番低くなるが、極点周波数fp2と零点周波数fp1が一番低くなるが、極点周波数fp2と零点周波数fp1が一番低くなるが、極点周波数fp2と零点周波数fp1が一番低くなるが、極点周波数fp2と零点周波数fp1が一番低くなるが、極点周波数fp2と零点周波数fp1が一番低くなるが、極点周波数fp2と零点周波数fp1が一番低くなるが、極点周波数fp2と零点周波数fp1が一番低くなるが、極点周波数fp2とである。

【0024】シリーズレギュレータ電源回路の動作的安定性を高めるには、極点周波数fp2を零点周波数fp1ともよりも大きくする必要がある。極点周波数fp1とは出力端子5に接続される負荷RLよび出力コンデンサCによるが、極点周波数fp2はよび出力コンデンサCによるが、極点周波数fp2はよるがの数fp2が大きくようにとめ、あらかじめ極点周波数fp2が大きくなるにし、過去を構成することが必要である。また、出力制御トランジスタMOのゲート容量は、シリーズレギュレータにより、最大出力電流が多くなっても極点周波数fp2を高くするには、演算増幅回路1の出力抵抗を低くしなけ

ればならない。

【0025】また、入力電圧と出力電圧との差がなく、 負荷電流が値かか0アンペアのとき、出力制御トランジ スタMOのゲート・ソース間電圧は、スレッショルド電 圧より低くなければならない。そのためには、演算増幅 回路1の最大出力電圧を入力電圧VINから出力制御トランジスタMOのスレッショルド電圧を差し引いた値より も高く設定する必要がある。そのスレッショルド電圧 は、半導体プロセスやトランジスタの大きさによるの で、動作的に安定させるには、演算増幅回路1の最大出 力電圧は、入力電圧VINから0.3V差し引いた値以上 にしなければならない。

【0026】以上の演算増幅回路1の出力抵抗を低くすること、および演算増幅回路1の最大出力電圧を入力電圧VINから0.3V差し引いた値以上にすることは、演算増幅回路1の出力段にパッファ回路6を設け、そのパッファ回路6をPMOSーFETのトランジスタからなる定電流源を負荷とするPMOSーFETのトランジスタからなるをソースフォロア構成にすることで実現している。このソースフォロア構成にしたとき、PMOSーFETのトランスコンダクタンスをgmとすると、出力抵抗値は1/gmとなる。この値は、従来回路での演算増幅回路の出力抵抗値よりも2桁小さくなる。この結果、シリーズレギュレータの周波数特性において、極点周波数fp2が2桁大きくなるので、従来回路より安定性が良くなる。

【0027】このように、バッファ回路6により、演算増幅回路1の出力が、最大出力電圧を入力電圧から0.3V差し引いた値以上にし、かつ低出力抵抗となることによって、低ドロップ出力が可能で、出力端子に接続される負荷RLおよび出力コンデンサCに拘らず、シリーズレギュレータの動作的安定度を増すことができるようになる。

【0028】図2は本発明によるシリーズレギュレータ電源回路の具体的な構成例を示す回路図である。演算増幅回路1は、二つのPMOSーFETのトランジスタM1,M2からなる差動入力段と、この差動入力段に低電流を供給するPMOSーFETのトランジスタM1,M2に等しい電流を流す二つのNMOSーFETのトランジスタM8に、このトランジスタM8に、このトランジスタM8に定電流を供給するPMOSーFETのトランジスタM8に定電流を供給するPMOSーFETのトランジスタM7と、パッファ回路6を構成する二つのPMOSーFETのトランジスタM9,M10とから構成されている。なお、抵抗Rbiasは、演算増幅回路1のパイアス電流を決めており、他のパイアス電流源回路を用いてもよい。

【0029】パッファ回路6において、トランジスタM 10は、ゲートを前段のトランジスタM8のドレインに 接続し、ドレインをグランドに接続し、ソースを出力制 御トランジスタMOのゲートに接続して、ソースの出力で出力制御トランジスタMOを制御駆動するソースフォロアの回路構成にしている。また、このトランジスタM10には、定電流源を構成するトランジスタM9が接続されている。このトランジスタM9のソースは入力電圧VINを受ける入力端子4のラインに接続され、ドレインはソースフォロアのトランジスタM10のソースに接続され、ゲートは差動入力段に定電流を供給しているカレントミラー回路に接続されている。

【〇〇3〇】この演算増幅回路1の他の接続に関しては、図1の構成と同じである。すなわち、演算増幅回路1の二つの入力には、基準電圧回路2から基準電圧Vrefと分圧回路3の出力から出力電圧VOUTを分圧した電圧とをそれぞれ受けるように接続され、出力には、出力制御トランジスタMOのゲートが接続されている。出力制御トランジスタMOのドレインは、分圧回路3およびこのシリーズレギュレータ電源回路の出力端子5に接続され、この出力端子5は負荷RLと出力コンデンサCとに接続されている。

【0031】次に、パッファ回路6の定電流源を構成するトランジスタM9について説明する。まず、演算増幅回路1の最大出力電圧Vo(max)は次のようになる。

[0032]

【数1】

$$V_{O(max)} = V_{IN} - (V_{GS9} - V_{tp}) \cdot \cdot \cdot (1)$$

【0033】ここで、V_{IN}は入力電圧、V_{GS9}はトランジスタM9のゲート・ソース間電圧、V_{TP}はPMOSーFETのスレッショルド電圧である。トランジスタM9のゲート・ソース間電圧V_{GS9}は次のように表される。

【0034】 【数2】

$$V_{GS9} = \sqrt{\frac{2 I_9}{k'(W/L)_9}} + V_{tp} \cdot \cdot \cdot (2)$$

【0035】ここで、IgはトランジスタM9に流れる電流、(W/L)gはトランジスタM9のサイズ、k はプロセスに依存する定数であって、 $k'=\mu_0\cdot C_{ox}$ で表される。 μ_0 は移動度、 C_{ox} はゲート絶縁膜の単位面積当りの容量である。

【0036】これより、($V_{GS9}-V_{TP}$)はおおよそ $0.2V\sim0.3V$ となる。したがって、演算増幅回路 1 の最大出力電圧は V_0 (max) $\ge V_{IN}-0.3$ となる。 次に、パッファ回路6 の、すなわち演算増幅回路1 の出力抵抗 r_0 について説明する。演算増幅回路1 の出力抵抗 r_0 について説明する。演算増幅回路1 の出力抵抗 r_0 について説明する。トランジスタ m_1 のの抵抗との並列抵抗で表される。トランジスタ m_2 の抵抗は m_1 の抵抗は m_2 の抵抗は m_3 の抵抗は m_3 の抵抗は m_3 の抵抗は m_3 の抵抗は m_3 の m_3

[0037]

【数3】

$$ro = \frac{r_{ds9} \cdot (1/g_{m10})}{r_{ds9} + (1/g_{m10})} = \frac{1}{g_{m10}} \cdot \cdot \cdot (3)$$

【0038】で表される。ここで、トランジスタM9の 抵抗 r ds9は、トランジスタM10の抵抗1/gm10に比 ペて2桁程度大きいので、出力抵抗 r o は実質上、トラー ンジスタM10の抵抗1/gmi0で近似することができ

【0039】したがって、バッファ回路6により演算増 幅回路1の出力抵抗を低くすることができ、この低出力 抵抗を持つ演算増幅回路1で出力制御トランジスタMO を駆動できることから、レギュレート動作を安定させる ために使用される出力コンデンサCは、容量を小さくす ることができ、動作安定性が高いだけでなく、システム のコストを下げることができる。

【0040】次に、リップル除去率を考慮したシリーズ レギュレータ電源回路について説明する。図3はリップ ル除去率を考慮したシリーズレギュレータ電源回路の基 本構成を示す図である。この図において、演算増幅回路 1以外の構成については、図2に示したものと同じであ るため、ここでは、演算増幅回路1について詳細に説明

【0041】演算増幅回路1は、差動入力段を構成する 二つのPMOS-FETのトランジスタM11, M12 と、これらのトランジスタM11,M12に流す電流を 等しくする二つのNMOS-FETのトランジスタM1 3, M14と、2段目の増幅段11と、パッファ回路1

$$\Delta V_{D0} = \alpha_1 \cdot \Delta I bias = \alpha_1 \cdot \Delta V_{IN} / A \cdot r_{ds} \cdot \cdot \cdot (5)$$

ここで、 α_1 は、ディメンジョンが抵抗 [Ω] の定数で ある。

【0048】次に、2段目の増幅段11において、入力 電圧変動△VINに対する増幅段の出力変動△V20につい て説明する。定電流源負荷の抵抗をrup、カスコード接

2と、差動入力段に定電流を供給する電流源である高出 力抵抗カレントミラ―回路13とから構成される。な お、電流源 I biasは演算増幅回路 1 に供給するパイアス 電流である。

【0042】髙出力抵抗カレントミラー回路13は、電 流源としての出力抵抗が高く、かつ最小の動作電圧範囲 がMOSトランジスタの最小飽和電圧の2倍以下となる ようにしている。さらに、演算増幅回路1の増幅段11 は、定電流源負荷のカスコード増幅器を用いており、そ のカスコード増幅器においては、定電流源負荷のMOS トランジスタの出力抵抗が増幅部のMOSトランジスタ の出力抵抗より低くしている。

【0043】ここで、このシリーズレギュレータ電源回 路の入力変動の出力への影響を考察してみる。まず、演 算増幅回路1の差動入力段の入力電圧変動△VINに対す る差動入力段の出力変動△VDOについて説明する。

【〇〇44】差動入力段のカレントミラ一回路より供給 するパイアス電流 I biasの入力電圧変動に対する変動△ I biast.

[0045]

【数4】△Ibias=△ViN/A·rds ···(4) で表される。ここで、rdsは従来の1段のカレントミラ 一回路の出力抵抗、Aは高出力抵抗のカレントミラー回 路の抵抗利得である。

【0046】式(4)より、差動入力段の出力変動は次 のようになる。

[0047]

【数5】

続の増幅MOSトランジスタの抵抗をrdwnとすると、 2段目の増幅段11の出力変動 ΔV20は、

[0049]

【数6】

$$\Delta V_{2O} = \frac{r_{dwn}}{r_{up} + r_{dwn}} \cdot \Delta V_{IN} - \alpha_2 \cdot \Delta V_{DO} \quad \cdot \cdot \cdot (6)$$

【0050】となる。ここで、α2は、2段目の増幅段 11の増幅率である。最後に、シリーズレギュレータ電 源回路における出力制御トランジスタMOのゲート・ソ 一ス間電圧の入力電圧変動に対する変動について説明す る。なお、演算増幅回路1の出力に設けられたパッファ 回路12の入力電圧変動に対する変動は、2段目の増幅 段11の出力における変動とほぼ等しい。

【0051】出力制御トランジスタM0のゲート・ソー ス間電圧の変動△VGSは、

[0052]

【数7】

$$\Delta V_{GS} = \Delta V_{IN} - \Delta V_{2O}$$

$$= \left(1 - \frac{r_{dwn}}{r_{up} + r_{dwn}}\right) \Delta V_{IN} + \alpha_2 \Delta V_{DO}$$

【0053】で表される。このゲート・ソース間電圧の 変動△VGSが小さいと、リップル除去率は髙くなる。さ て、演算増幅回路1の差勵入力段の髙出力抵抗カレント ミラー回路13が髙出力抵抗であると、式(5)より、 A≧100であり、従来の1段のカレントミラー回路の 出力低抗 r dsに比べてはるかに大きくなることから、

[0054]

【数8】

$$\Delta V_{DO} = 0 \cdot \cdot \cdot (8)$$

【0055】とすることができる。したがって、式 (7)のΔVDOを含む2項目を無視することができるため、出力制御トランジスタMOのゲート・ソース間電圧の変動ΔVGSは、従来より小さくなり、リップル除去率が高くなる。

【0056】さらに、2段目の増幅段11の定電流源負荷の抵抗 rupとカスコード接続された増幅用MOSトランジスタの抵抗 rdwnとの関係が、rdwn≫ rupであるならば、

[0057]

【数9】

$$\frac{r_{\text{dwn}}}{r_{\text{up}} + r_{\text{dwn}}} = 1 \cdot \cdot \cdot (9)$$

【0058】と近似することができる。したがって、式(7)の1項目も無視できるようになり、差動入力段の高出力抵抗カレントミラー回路13と合わせることにより、ゲート・ソース間電圧の変動△VGSは、0と近似することができる。

【0059】よって、シリーズレギュレータ電源回路の フィードバック系での入力電圧変動に対する影響をなく すことができ、高いリップル除去率を得ることができ る。図4はリップル除去率を考慮したシリーズレギュレ ―タ電源回路の具体的な構成例を示す回路図である。こ こで、髙出力抵抗カレントミラー回路13は、四つのP MOS-FETのトランジスタM15~M18によって 2段構成にされている。すなわち、この髙出力抵抗カレ ントミラ―回路13では、カレントミラー回路を構成す るトランジスタM15, M16は、そのソースを演算増 **幅回路1の電源入力である入力端子4にそれぞれ接続** し、ゲートは互いに接続されている。これらトランジス タM 1 5, M 1 6 にカスケード接続されたトランジスタ M17, M18は、そのゲートをそれぞれパイアス電圧 源 V biasに接続し、トランジスタM17のソースはトラ ンジスタM15のドレインに、ドレインは定電流源 Ibi asに接続されている。トランジスタM18のソースはト ランジスタM16のドレインに、ドレインは差動増幅を 行うトランジスタM11,M12のソースに接続されて いる。そして、トランジスタM15,16のゲートはま た、定電流源 I biasに接続されている。

【0060】この高出力抵抗カレントミラー回路13は、カスコード接続により出力抵抗を高くすることができ、その出力抵抗 r CMは次のように表すことができる。 【0061】

【数10】

r CM= (gm18・r ds18)・r ds16 ・・・ (10) ここで、gm18はPMOS-FETのトランジスタM1 8のトランスコンダクタンス、r ds18および r ds16はPMOS-FETのトランジスタM18, M16の出力抵抗である。

【0062】また、この高出力抵抗カレントミラー回路 13の最小動作電圧Vsatは次のようになり、これはM OSトランジスタの最小飽和電圧の2倍以下である。

【0063】 【数11】

$$V_{\text{sat}} = 2 \cdot \sqrt{\frac{\text{Ibias}}{k'(W/L)_{16}}} = 0.2 \sim 0.5 \text{ [V]} \cdots (11)$$

【0064】図5はリップル除去率を考慮したシリーズ レギュレータ電源回路の具体的な別の構成例を示す回路 図である。この髙出力抵抗カレントミラー回路13は、 四つのPMOS-FETのトランジスタM19~M22 によって構成され、2組のカレントミラ―回路を用い、 その電流出力側のトランジスタをカスコード接続した2 段構成にしている。すなわち、トランジスタM19, M 20は、そのソースを演算増幅回路1の電源入力である 入力端子4にそれぞれ接続し、トランジスタM19のゲ ―トは自分のドレインとトランジスタM20のゲートと に接続され、ドレインは定電流源 I bias2に接続されて いる。トランジスタM21は、ソースを演算増幅回路1 の電源入力である入力端子4に接続し、ゲートは自分の ドレインとトランジスタM22のゲートとに接続され、 ドレインは定電流源 I bias1に接続されている。そし て、トランジスタM20のドレインはトランジスタM2 2のソースに接続され、トランジスタM22のドレイン は差動増幅を行うトランジスタM11,M12のソース に接続されている。

【0065】この髙出力抵抗カレントミラー回路13においても、差動増幅を行うトランジスタM1, M2に電流を供給する側のトランジスタをカスコード接続することによって髙出力抵抗を実現しており、その出力抵抗rcMは次のようになる。

[0066]

【数12】

r CM= (gm22・r.ds22)・rds20 ・・・(10) ここで、gm22はPMOS-FETのトランジスタM2 2のトランスコンダクタンス、rds22および rds20はP MOS-FETのトランジスタM22, M20の出力抵抗である。

【0067】また、この高出力抵抗カレントミラー回路 13の最小動作電圧V_{sat}は次のようになり、これはM OSトランジスタの最小飽和電圧の2倍以下である。

[0068]

【数13】

$$V_{\text{sat}} = 2 \cdot \sqrt{\frac{\text{Ibias}}{k' (W/L)_{20}}} = 0.2 \sim 0.5 \text{ [V]} \cdot \cdot \cdot (1.3)$$

【0069】図6はリップル除去率を考慮したシリーズ レギュレータ電源回路の具体的なさらに別の構成例を示 す回路図である。この高出力抵抗カレントミラー回路1 3は、三つのPMOSーFETのトランジスタM23~M25および一つのNMOSーFETのトランジスタM26によって構成され、カスコード接続によらずに高出力抵抗を実現した構成にしている。すなわち、トランジスタM23, M24, M25は、そのソースを演算増配回路1の電源入力である入力端子4にそれぞれ接続し、ゲートは互いに接続されている。トランジスタM23のドレインは定電流源1biasに接続され、トランジスタM24のドレインは差動増幅を行うトランジスタM25のドレインはトランジスタM25のゲートに接続されている。トランジスタM26のゲートはトランジスタM26のゲートはトランジスタM26のゲートはトランジスタM26のゲートはトランジスタM26のゲートはトランジスタM26のゲートはトランジスタM26のゲートはトランジスタM26のゲートはトランジスタM26のゲートはトランジスタM26のゲートはトランジスタM26のゲートはトランジスタM26のゲートはトランジスタM26のゲートはトランジスタM26のアートはトランジスタM26のアランジスタM26のゲートはトラン

ジスタM24のドレインに接続され、ソースはトランジスタM23のドレインに接続され、ドレインはトランジスタM23, M24, M25のゲートに接続されている。

【0070】このように、トランジスタM25, M26によりトランジスタM24に帰還をかけることで、トランジスタM24の出力抵抗を高くしている。したがって、この高出力抵抗カレントミラー回路13の出力抵抗rcMは次のようになる。

[0071]

【数14】

$$\mathbf{r}_{CM} = r_{ds24} \left(1 + \frac{g_{m23} g_{m26} r_{ds23} R_{25}}{g_{m26} r_{ds23} + g_{m23} R_{25}} \right) \cdot \cdot \cdot (1 \ 4)$$

【0072】ここで、 g_{m23} および g_{m26} はPMOS-FETのトランジスタM23, $M26のトランスコンダクタンス、<math>r_{ds23}$ および r_{ds24} はPMOS-FETのトランジスタM23,M240出力抵抗、 R_{25} は g_{m25} および r_{ds25} をPMOS-FETのトランジスタM25のトランスコンダクタンスおよび出力抵抗とするとき(<math>1

gm25) // rds25である。

【0073】また、この高出力抵抗カレントミラ一回路 13の最小動作電圧V_{sat}は次のようになり、これはM OSトランジスタの最小飽和電圧以下である。

[0074]

【数15】

$$V_{\text{sat}} = \sqrt{\frac{\text{Ibias}}{k'(W/L)_{DA}}} = 0.1 \sim 0.25 \text{ [V]} \cdot \cdot \cdot (1.5)$$

【0075】以上のように、差動入力段に電流を供給する部分を高出力抵抗カレントミラー回路13によって構成することにより、入力電圧VINの変動に対してこの差動入力段における出力変動を小さくすることができ、これによってリップル除去率を改善することができる。このリップル率は、2段目の増幅段11において、定電流源負荷のトランジスタの出力抵抗を増幅部のトランジスタの出力抵抗より低くして入力電圧VINの変動と増幅段11の出力の変動を等しくすることによってさらに改善することができる。

【0076】図7はリップル除去率の改善を考慮したシリーズレギュレータ電源回路の具体的な構成例を示す回路図である。図示の構成例によれば、増幅部のトランジスタをカスコード接続の構成にすることによって増幅部の出力抵抗を髙め、定電流源負荷のトランジスタの出力抵抗を増幅部のトランジスタの出力抵抗より低くなる回路構成にしている。

【0077】2段目の増幅段11において、増幅部は、 二つのNMOSーFETのトランジスタM27, M28 によって構成され、定電流源は、二つのPMOSーFE TのトランジスタM29, M30によるカレントミラー 回路によって構成されている。増幅部において、トラン ジスタM27のゲートは差動入力段の出力であるトラン ジスタM12のドレインに接続され、ソースはグランド に接続され、ドレインはトランジスタM28のソースに 接続されている。カスコード接続のトランジスタM28 は、そのゲートを基準電圧回路2の出力、すなわち差動入力段のトランジスタM11のゲートに接続している。位相補償用の抵抗RcおよびコンデンサCcは、この増幅部の入出力を構成しているトランジスタM27のゲートとトランジスタM28のドレインとの間に接続されている。定電流源においては、トランジスタM29, M30は、ソースを演算増幅回路1の電源入力である入力端子4にそれぞれ接続し、ゲートは互いに接続されている。トランジスタM29のドレインは自身のゲートとバイアス電流源1bias3とに接続され、トランジスタM30のドレインは増幅部のカスコード接続のトランジスタM28のドレインに接続されている。

【0078】ここで、定電流源のトランジスタM30の抵抗 r_{up} およびカスコード接続された増幅用のトランジスタM27,M28の抵抗 r_{dwn} は、それぞれ次のようになる。

[0079]

【数16】r_{up}=r_{ds30} ··· (16a)

 r_{dwn} =($g_{m28} \cdot r_{ds28}$)・ r_{ds27} ・・・(16b) ここで、 g_{m28} はトランジスタM28のトランスコンダ クタンス、 r_{ds27} , r_{ds28} および r_{ds30} はトランジスタ M27, M28およびM30の出力抵抗である。これよ り、 g_{m} 》(1 $/r_{ds}$)であるから次のように近似でき

[0080]

【数17】

$$\frac{r_{\text{dwn}}}{r_{\text{up}} + r_{\text{dwn}}} = \frac{(g_{\text{m28}} \cdot r_{\text{ds28}}) \cdot r_{\text{ds27}}}{r_{\text{ds27}}} = 1 \cdot \cdot \cdot (17)$$

【〇〇81】つまり、増幅部の抵抗 r dwnは定電流源の抵抗 r upよりも十分に大きい関係になり、2段目の増幅段11におけるリップル除去率が高くなる。

[0082]

【発明の効果】以上説明したように、本発明では、出力制御トランジスタを制御する演算増幅回路の出力段に、最大出力電圧と前記入力電圧との差を0.3 V以内にするとともに出力抵抗を低くするためのバッファ回路を備える構成にした。これにより、従来のシリーズレギュレータ電源回路と比べ、動作がより安定になる。また、演算増幅回路の出力抵抗が小さいため、出力に接続される出力コンデンサを1 μ F 以下にすることが可能であり、さらに等価直列抵抗 E S R の小さいセラミックコンデンサを用いることができるので、システムのコストが下がり、より経済的なシリーズレギュレータ電源回路を構成することができる。

【0083】また、演算増幅回路の差動入力段に電流を供給する電流源回路として出力抵抗が高く最小動作電圧がMOSトランジスタの最小飽和電圧の2倍以下となるカレントミラー回路を備え、2段目の増幅段として定電流源負荷のカスコード増幅器を備えるように構成した。これにより、従来のシリーズレギュレータ電源回路と東現することができる。また、演算増幅回路の差動入力段にパイアス電流を流すカレントミラー回路はその最小動作電圧が高々0.5 V程度であるので、入力電圧を低電圧化することが可能である。

【図面の簡単な説明】

【図1】本発明によるシリーズレギュレータ電源回路の 基本構成を示す図である。

【図2】本発明によるシリーズレギュレータ電源回路の 具体的な構成例を示す回路図である。 【図3】リップル除去率を考慮したシリーズレギュレー タ電源回路の基本構成を示す図である。

【図4】リップル除去率を考慮したシリーズレギュレー タ電源回路の具体的な構成例を示す回路図である。

【図5】リップル除去率を考慮したシリーズレギュレータ電源回路の具体的な別の構成例を示す回路図である。 【図6】リップル除去率を考慮したシリーズレギュレータ電源回路の具体的なさらに別の構成例を示す回路図である。

【図7】リップル除去率の改善を考慮したシリーズレギュレータ電源回路の具体的な構成例を示す回路図である。

【図8】従来のシリーズレギュレータ電源回路の一例を 示す図である。

【図9】従来のシリーズレギュレータ電源回路の別の例 を示す図である。

【符号の説明】

- 1 演算增幅回路
- 2 基準電圧回路
- 3 分圧回路
- 4 入力端子
- 5 出力端子
- 6 パッファ回路
- 1 1 増幅段
- 12 パッファ回路
- 13 髙出力抵抗カレントミラー回路
- MO 出力制御トランジスタ


ViN 入力電圧

Vout 出力電圧


RL 負荷

C 出カコンデンサ


【図1】




【図2】




【図3】




[図4]




【図5】




【図6】




【図7】





【図9】



フロントページの続き

(72) 発明者 兵庫 明 千葉県野田市山崎2641 東京理科大学内 F ターム(参考) 5H420 NA32 NB02 NB25 NC02 NC03 NE28 5H730 BB13 DD04 DD28 FD01 FD31